Automatyzacja Wypełnienia Dummy dla technologii DSM

Rosnąca złożoność projektów VLSI i technologii procesowych IC zwiększa niedopasowanie pomiędzy projektowaniem a produkcją. Podobieństwo pomiędzy układem wykonanym na waflu a układem zaprojektowanym w narzędziu do projektowania staje się coraz słabsze. Różnice w procesie, wady produkcyjne, itp. tworzą nowe wąskie gardła kosztowe (czas realizacji, wydajność), gdy wchodzimy w erę VLSI w skali nanometrycznej. Motywuje to badania mające na celu zwiększenie przewidywalności i wydajności produkcji VLSI, jak również technologii projektowania środków do przezwyciężania zmienności procesu i błędów litograficznych. CMP i inne etapy produkcji w głębokiej submikronowej skali VLSI mają różny wpływ na urządzenie i funkcje połączeń, w zależności od lokalnej charakterystyki układu. W celu poprawy produkcyjności i przewidywalności działania oraz ujednolicenia układu pod względem określonych kryteriów gęstości, wprowadza się do układu geometrię "dummy fill". Full chip dummy fill jest procesem iteracyjnym, czasochłonnym i zwiększającym rozmiar GDS.